Vorsprung für den Schliff von morgen: 300 mm-Wafer technologisch innovativ und wirtschaftlich fertig
Sie sind im wahrsten Sinne des Wortes Grundlage jedes Mikrochips - ohne Wafer müßten wir auf viele, mittlerweile selbstverständliche Dinge wie Handys oder Computer verzichten. Gefertigt werden die Chips bislang auf Siliziumscheiben mit einem Durchmesser von 200 Millimetern.
Um die Produktivität in der Chipherstellung weiter zu steigern, wird bereits die Einführung der nächsten Wafer-Generation von 300 Millimetern Durchmesser geplant. Hier könnten mehr als doppelt soviele Chips auf nur einem Wafer gefertigt werden. Um dieses ehrgeizige Ziel zu erreichen, gilt es die Waferfertigung im Bereich der Planparallelbearbeitung neu zu gestalten. Im Rahmen eines Brite-Euram-Projekts erarbeitet das Fraunhofer-Institut für Produktionstechnologie IPT gemeinsam mit Partnern aus der europäischen Industrie die technologischen Voraussetzungen, um das Läppen zukünftig durch den automatisierbaren Schleifprozeß zu ersetzen.
Die Fertigung eines Wafers erfordert mehrere Arbeitsschritte: Nach dem Trennen der Siliziumbarren in hauchdünne Scheiben, wurden sie bislang geläppt, geätzt und poliert. Das duktile Schleifen wird zukünftig das Läppen und Ätzen ersetzen und damit enorme Zeit- und Kostenersparnisse erzielen.
Im Gegensatz zum Läppen, bei dem eine rotierende Ober- und Unterscheibe mittels einer Kristallkörneremulsion Material von der dazwischenliegenden Siliziumscheibe abtragen, erzielt das Schleifen höhere Materialabträge sowie bessere Oberflächenqualitäten und reduziert gleichzeitig die Kristallstörtiefe. Der Grund: Durch spezielle Schleifscheiben und Prozeßparameter gelingt es, an der Zerspanstelle lokal hohe Drücke und Temperaturen aufzubauen. Hierdurch plastifiziert das Silizium und Siliziumspäne können an der Oberfläche ohne Materialausbrüche abgenommen werden.
»Bei einem bis zu Faktor 10 höheren Materialabtrag und einer Oberflächenqualität, die direkt zum Polieren geeignet ist, läßt sich mit duktilem Schleifen eine Fertigung von 300 mm-Wafern wirtschaftlich realisieren«, kommentiert Dietmar Pähler vom Fraunhofer IPT die Ergebnisse seiner aktuellen Arbeiten und ergänzt: »Zudem können wir auf diese Weise langfristig nicht nur den Ätzprozeß eliminieren, sondern den kompletten Produktionsprozeß automatisieren. Durch Prozeßsicherheit und Reproduzierbarkeit der Ergebnisse wird das Schleifen das bis dato industriell eingesetzte Läppen verdrängen.«
Im Rahmen der diesjährigen Materialica, die vom 27. bis 30. September in München stattfindet, präsentieren die Forscher des Fraunhofer IPT auf dem Fraunhofer-Gemeinschaftsstand B 1.415 in Halle B01 des Münchner Messegeländes neuartige Schleifscheiben sowie Wafer als Ergebnisse ihrer Arbeit. Dabei geht das Angebot der Fraunhofer-Leistungen über das Bearbeiten von Siliziumwafern hinaus: Grundsätzlich werden flache Bauteile in Kleinserien planparallel bearbeitet. Dabei können unterschiedliche Werkstoffe und Anwendungen im Vordergrund stehen wie Piezoquarze, Glassubstrate für optische Speichermedien oder flache Bauteile aus Metall.
Ihr Ansprechpartner
Dipl.-Ing. Dietmar Pähler
Telefon 02 41/89 04-2 38
Fax 02 41/89 04-1 98
Weitere Informationen: